下世代記憶體技術趨勢與全球競合分析

點閱:25

作者:楊瑞臨,彭茂榮著

出版年:2012[民101]

出版社:工業技術研究院產業經濟與趨勢研究中心

出版地:新竹縣

集叢名:經濟部技術處產業技術知識服務計畫:ITRIEK-101-S304

格式:PDF,JPG

ISBN:978-986-264-120-0 ; 986-264-120-7

附註:委託單位: 經濟部技術處; 執行單位: 財團法人工業技術研究院產業經濟與趨勢研究中心


隨著電子系統產品往輕、薄、短、小、多(功能多)、省(省電)、廉(價格)、快(速度)、美(美觀)等發展趨勢下,促使半導體技術朝兩大方向發展。一是依照摩爾定律不斷製程微縮;二是高度半導體元件整合。
 
國際半導體技術藍圖(ITRS)及國際記憶體大廠一致認為,主流記憶體DRAM及NAND Flash因元件特性及物理結構等先天問題,將在1xnm以下遇到製程微縮的重大挑戰與瓶頸。NAND Flash在2013年進入1xnm;DRAM在2017年進入1xnm,將嚴重影響其成本、容量及效能的發展情形。
 
為了持續降低記憶體的單位成本、提升容量與增加效能,諸多新技術正在進行研發。而下世代記憶體(例如PCM、RRAM、STT-MRAM…等)也有機會突破上述限制,從不同的材料與設計著手,並在2016~2021年有機會開始取代目前主流記憶體。
 
全球都正積極佈局下世代記憶體技術,未來競逐2020年1,000億美元的記憶體市場大餅,包含國際主要記憶體廠商(Samsung、Hynix、Toshiba);非記憶體大廠(SONY、Panasonic、HP、Sharp…);中國大陸也有中科院以及民間企業進行下世代記憶體的研發;台灣的半導體廠商(TSMC、UMC、旺宏、華邦…)、研發單位(ITRI、NDL…)及學校(台、清、交…)等。
 
全球下世代記憶體技術之戰已經開打,台灣亟需研擬佈局策略以加強上中下游之合作整合,以及跨國合作的機會,以期許未來有能力競逐全球記憶體市場大餅(預估2020年可達1,000億美元)。
 
台灣具有的優勢包含專業垂直分工強、晶圓代工全球第一、專業封測全球第一、IC設計全球第二、客製化設計服務能力強、以及產學研積極研發下世代記憶體並與國際同步等。在競爭分析後,台灣可思考的策略方向有四:其一,要追求符合優勢的機會(SO策略),主攻Embedded-Memory差異化SoC產品(ex.下世代應用處理器)並催生跨國「虛擬一條龍」的整合。其二,要克服劣勢追求機會(WO策略),成立Stand-alone下世代記憶體跨國技術研發聯盟以推動廠商間充分互補合作並分散風險。其三,要以優勢降低外部環境變化之威脅(ST策略),結合新興應用,開發利基型小而美Embedded SoC產品。其四,要防範外部環境的威脅直接命中劣勢(WT避險策略),結合中國,共同開發利基型小而美Stand-alone產品。
 
最後,為推動下世代記憶體技術應用並建立台灣上中下游相關產業之合作關係,建議政府發起成立【下世代記憶體研發聯盟】以提升台灣整體下世代記憶體技術水準,並可在下世代記憶體研發聯盟之內成立數個SIG(Special Interest Group)合作計畫及特殊專案,全力研發下世代記憶體技術,以掌握市場先機。